Erkennung und Lokalisation fehlerhafter NoC-Router
Ein skalierender Ansatz
Parallele On-Chip Kommunikation, auch als Network on Chip (NoC) bezeichnet, bietet einen praktikablen Ansatz die Leistung eines Multicore-Systems effizient ausnutzen zu können, da die Kommunikation direkt auf dem Chip stattfindet. Ein NoC wird durch...
Leider schon ausverkauft
Buch
- Lastschrift, Kreditkarte, Paypal, Rechnung
- Kostenlose Rücksendung
Produktdetails
Produktinformationen zu „Erkennung und Lokalisation fehlerhafter NoC-Router “
Klappentext zu „Erkennung und Lokalisation fehlerhafter NoC-Router “
Parallele On-Chip Kommunikation, auch als Network on Chip (NoC) bezeichnet, bietet einen praktikablen Ansatz die Leistung eines Multicore-Systems effizient ausnutzen zu können, da die Kommunikation direkt auf dem Chip stattfindet. Ein NoC wird durch dedizierte Hardware auf dem Chip realisiert und muss, genauso wie die restlichen Hardwarebausteine des Systems, auch auf mögliche Fehler beim Fertigungsprozess getestet werden. Der Grund liegt darin, dass zusätzliche Hardware auch immer eine zusätzliche Fehlerquelle darstellt. Mit den immer weiter gesteigerten Integrationsdichten können immer mehr Transistoren auf einem Chip integriert werden, dadurch, und auf Grund der einhergehenden sinkenden Fertigungsgrößen1 steigt die Wahrscheinlichkeit von defekten Transistoren auf dem Chip.
Bibliographische Angaben
- Autor: Roman Klöpfer
- 2016, 108 Seiten, Maße: 22 cm, Kartoniert (TB), Deutsch
- Verlag: AV Akademikerverlag
- ISBN-10: 363988194X
- ISBN-13: 9783639881943
Kommentar zu "Erkennung und Lokalisation fehlerhafter NoC-Router"
Schreiben Sie einen Kommentar zu "Erkennung und Lokalisation fehlerhafter NoC-Router".
Kommentar verfassen